| 块浮点算法在数字脉冲压缩中的应用 |
| |
| 引用本文： | 王巍,高振斌,高俊峰,韩月秋. 块浮点算法在数字脉冲压缩中的应用[J]. 河北工业大学学报, 2005, 34(4): 28-32 |
| |
| 作者姓名： | 王巍 高振斌 高俊峰 韩月秋 |
| |
| 作者单位： | 北京理工大学,信息科学技术学院,北京,100081;河北工业大学,信息工程学院,天津,300130 |
| |
| 摘 要： | 应用块浮点算法设计并实现了某雷达接收机数字脉冲压缩系统，着重阐述了块浮点部件的设计原理与实现，并对块浮点、定点算法中截断误差对数字脉冲压缩的影响进行了计算机仿真分析，脉压系统使用FPGA实现，可完成1024点和256点脉压处理，最快时间分别为57.70μs和12.65μs。
|
| 关 键 词： | 数字脉冲压缩 块浮点 信噪比 截断误差 FPGA |
| 文章编号： | 1007-2373(2005)04-0028-05 |
| 修稿时间： | 2005-03-11 |
Implementation of Digital Pulse Compression Using Block-floating-point Arithmetic |
| |
| WANG Wei,GAO Zhen-bin,GAO Jun-Feng,HAN Yue-qiu. Implementation of Digital Pulse Compression Using Block-floating-point Arithmetic[J]. Journal of Hebei University of Technology, 2005, 34(4): 28-32 |
| |
| Authors: | WANG Wei GAO Zhen-bin GAO Jun-Feng HAN Yue-qiu |
| |
| Affiliation: | WANG Wei1,GAO Zhen-bin2,GAO Jun-feng1,HAN Yue-qiu1 |
| |
| Abstract: | Presents a Digital Pulse Compression (DPC) system which has beenused in some Radar receiver. The design and implementation of Block-floating-point components are especially illustrated in detail. Error analysis was given by computer simulation. The compression process can be achieved in 57.70 s for 1 024-point DPC or in 12.65 s for 256- point DPC. |
| |
| Keywords: | Digital Pulse Compression (DPC) Block-floating-point SNR truncation error FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
