| 同步全扫描时序电路的TVAC测试方法? |
| |
| 引用本文： | 靳立运,邝继顺,王伟征. 同步全扫描时序电路的TVAC测试方法?[J]. 计算机工程, 2011, 37(12): 268-269,272. DOI: 10.3969/j.issn.1000-3428.2011.12.090 |
| |
| 作者姓名： | 靳立运 邝继顺 王伟征 |
| |
| 作者单位： | 湖南大学计算机与通信学院,长沙,410082 |
| |
| 基金项目： | 国家自然科学基金资助项目，中国科学院计算机系统结构重点实验室基金 |
| |
| 摘 要： | 自反馈测试方法TVAC在时序电路中的应用研究还处于起步阶段。为此，研究其在同步全扫描时序电路测试中的应用，提出2种测试结构，并对ISCAS89电路进行实验。实验结果表明，与加权伪随机方法和循环自测试方法相比，该方法可用较少测试矢量达到较高故障覆盖率。
|
| 关 键 词： | 内建自测试 全扫描测试 加权随机测试 循环自测试路径 自反馈测试 |
| 收稿时间： | 2010-11-19 |
TVAC Test Method of Synchronous Full Scan Sequential Circuits |
| |
| JIN Li-yun,KUANG Ji-shun,WANG Wei-zheng. TVAC Test Method of Synchronous Full Scan Sequential Circuits[J]. Computer Engineering, 2011, 37(12): 268-269,272. DOI: 10.3969/j.issn.1000-3428.2011.12.090 |
| |
| Authors: | JIN Li-yun KUANG Ji-shun WANG Wei-zheng |
| |
| Affiliation: | (College of Computer and Communication,Hunan University,Changsha 410082,China) |
| |
| Abstract: | Test Vectors Applied by Circuit-under-test itself（TVAC） is a new Built-in Self-test（BIST） scheme. Two different TVAC structures for synchronous full scan sequential circuits are presented. Experimental results on ISCAS89 benchmark circuits demonstrate that, compared with the weighted-random-patteru test and Circular Self-test Path（CSTP） method, the TVAC scheme can reach higher fault coverage with smaller test vectors. |
| |
| Keywords: | Built-in Self-test（BIST） full scan test weighted-random test Circular Self-test Path（CSTP） self-feedback test |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载免费的PDF全文 |
