| 一种可重构模乘器的硬件设计 |
| |
| 引用本文： | 杨同杰,戴紫彬,杨晓辉.一种可重构模乘器的硬件设计[J].计算机工程,2011,37(13):238-240. |
| |
| 作者姓名： | 杨同杰 戴紫彬 杨晓辉 |
| |
| 作者单位： | 信息工程大学电子技术学院,郑州,450004 |
| |
| 基金项目： | 国家"863"计划基金资助项目 |
| |
| 摘 要： | 提出一种改进的基于剩余数系的Montgomery模乘算法.该算法通过对相对固定的参数进行预计算,从而减少运算过程中模乘运算的次数,与Bajard J C提出的算法(IEEE计算机会刊,2004第6期)相比减少300/(2k+8).同时基于改进算法提出数据长度可伸缩的硬件模乘器结构设计,并在0.18 μm SMIC工艺下...
|
| 关 键 词： | 剩余数系 模乘 可伸缩设计 硬件实现 |
| 收稿时间： | 2010-12-06 |
Hardware Design of Scalable Modular Multiplier |
| |
| YANG Tong-jie,DAI Zi-bin,YANG Xiao-hui.Hardware Design of Scalable Modular Multiplier[J].Computer Engineering,2011,37(13):238-240. |
| |
| Authors: | YANG Tong-jie DAI Zi-bin YANG Xiao-hui |
| |
| Affiliation: | (Institute of Electronic Technology,Information Engineering University,Zhengzhou 450004,China) |
| |
| Abstract: | This paper presents an improved Residue Number System（RSN） Montgomery modular multiplication algorithm,which is optimized by pre-computing the constant parameter.Compared to the Bajard J C（IEEE Transactions on Computers,2004,No.6） algorithm,the number of modular multiplication is reduced by 300/（2k＋8） percent.A hardware design of scalable modular multiplier is proposed,which is implemented on 0.18 μm SMIC process.Result shows that the design has advanced performance. |
| |
| Keywords: | Residue Number System（RSN） modular multiplication scalable design hardware implementation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
|
