| 基于DBL结构的嵌入式64kb SRAM的低功耗设计 |
| |
| 引用本文： | 冯国臣,刘兴旺,沈绪榜.基于DBL结构的嵌入式64kb SRAM的低功耗设计[J].西安电子科技大学学报,2005,32(4):643-647. |
| |
| 作者姓名： | 冯国臣 刘兴旺 沈绪榜 |
| |
| 作者单位： | (西安微电子技术研究所 研究生部，陕西 西安 710054) |
| |
| 基金项目： | 国家部委预研基金资助项目（41308010305） |
| |
| 摘 要： | 针对嵌入式系统的低功耗要求，采用位线分割结构和存储阵列分块译码结构，完成了64kb低功耗SRAM模块的设计．与一般布局的存储器相比，采用这两种技术使存储器的功耗降低了43%，而面积仅增加了18%．
|
| 关 键 词： | 存储器 SRAM 位线分割 分块译码 |
| 文章编号： | 1001-2400（2005）04-0643-05 |
| 收稿时间： | 2004-08-11 |
| 修稿时间： | 2004-08-11 |
Low power design of the embedded 64 kb SRAM based on the DBL approach |
| |
| Feng GuoChen;Liu XingWang;Shen XuBang.Low power design of the embedded 64 kb SRAM based on the DBL approach[J].Journal of Xidian University,2005,32(4):643-647. |
| |
| Authors: | Feng GuoChen;Liu XingWang;Shen XuBang |
| |
| Affiliation: | (Xi′an Microelectronic Technology Institute, Xi′an 710054， China) ; |
| |
| Abstract: | To meet the low power requirement of the embedded system, a 64 kb-embedded SRAM module is designed by adopting the DBL approach and the proposed memory array Divided Block Decoding approach.Compared with the common memory structure, the power decreases by 43%, while the area increases only by 18%. |
| |
| Keywords: | memory SRAM divided bit line divided block decoding |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《西安电子科技大学学报》浏览原始摘要信息 |
|
点击此处可从《西安电子科技大学学报》下载全文 |
