首页 | 本学科首页   官方微博 | 高级检索  
     

高精度二维DCT的结构优化算法研究及FPGA实现
引用本文:何业军,刘鹏,雷海军,提干,李先义. 高精度二维DCT的结构优化算法研究及FPGA实现[J]. 电视技术, 2011, 35(15): 68-70,83
作者姓名:何业军  刘鹏  雷海军  提干  李先义
作者单位:1. 深圳大学信息工程学院,广东深圳,518060
2. 深圳大学计算机与软件学院,广东深圳,518060
3. 深圳大学数学与计算科学学院,广东深圳,518060
基金项目:国家自然科学基金项目(60972037); 省部产学研项目(2009B090300267); 深圳大学创新团队基金项目(000133); 深圳市基础研究计划项目(JC200903120101A); 深圳市南山区科技计划项目(2009045)
摘    要:提出了一种基于5级流水线的高精度向量乘法器的二维DCT VLSI结构.采用一维DCT行处理,转置RAM存储器,一维DCT列处理的流水线结构代替复用一维DCT算法以提高速度,并且在一维DCT算法模块中,对于系数乘法,采用并行乘法的结构,可以进一步提高运算速度.在高精度方面,采用移位的方案,精度精确到小数点后5位,满足高精...

关 键 词:编解码  流水线  二维DCT  高精度  现场可编程门阵列

Research of High-precision 2D DCT Structural Optimization Algorithm and FPGA Implementation
HE Yejun,LIU Peng,LEI Haijun,TI Gan,LI Xianyi. Research of High-precision 2D DCT Structural Optimization Algorithm and FPGA Implementation[J]. Ideo Engineering, 2011, 35(15): 68-70,83
Authors:HE Yejun  LIU Peng  LEI Haijun  TI Gan  LI Xianyi
Affiliation:HE Yejuna,LIU Penga,LEI Haijunb,TI Gana,LI Xianyic(a.College of Information,b.College of Computer and Software,c.College of Mathematics and Computational Science,Shenzhen University,Guangdong Shenzhen 518060,China)
Abstract:In this paper,a 2D-DCT VLSI architecture based on 5-level pipeline and high-precision vector multiplier is proposed.In order to improve the processing speed,the pipeline architecture of 1D-DCT-row processing,the transpose RAM memory and 1D-DCT-column processing is used instead of using duplicated lD-DCT.In the design of 1D-DCT,parallel multiplier structure is used for factor multiplication,which can further improve the computing speed.The use of shit program and accurate to the 5th digits after the decimal ...
Keywords:codec  pipeline  2D-DCT  precision  FPGA  
本文献已被 CNKI 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号