| 一种高电源抑制比的全MOS电压基准源设计 |
| |
| 引用本文： | 唐俊龙,肖正,周斌腾,谢海情.一种高电源抑制比的全MOS电压基准源设计[J].微电子学,2015,45(4):425-428. |
| |
| 作者姓名： | 唐俊龙 肖正 周斌腾 谢海情 |
| |
| 作者单位： | 长沙理工大学 物理与电子科学学院, 长沙 410114,长沙理工大学 物理与电子科学学院, 长沙 410114,长沙理工大学 物理与电子科学学院, 长沙 410114,长沙理工大学 物理与电子科学学院, 长沙 410114 |
| |
| 基金项目： | 国家自然科学基金资助项目(61404011)；湖南省自然科学基金资助项目(2015JJ3001)；湖南省重点学科建设项目；湖南省高校科技创新团队支持计划资助项目 |
| |
| 摘 要： | 基于MOS管在亚阈值区、线性区和饱和区的不同导电特性,采用TSMC 0.18 μm CMOS工艺,设计了一种全MOS结构的电压基准源。为了改进核心电路,通过设计并优化预抑制电路,使整个电路实现了高电源电压抑制比的输出电压。对电路进行仿真,当电源电压大于1.5 V时,电路进入正常工作状态；在1.8 V电源电压下,-20 ℃~120 ℃范围内,温度系数为1.04×10-5/℃,该电压基准源的输出电压为0.688 V；低频时,电源电压抑制比达到-159.3 dB,在1 MHz时电源电压抑制比为-66.8 dB,功耗小于9.83 μW。该电压基准源能应用于高电源电压抑制比、低功耗的LDO电路中。
|
| 关 键 词： | 电源电压抑制比 预抑制 基准源 |
| 收稿时间： | 2014/5/9 0:00:00 |
Design of a High Power Supply Rejection Ratio All MOSFET Bandgap Voltage Reference Source |
| |
| TANG Junlong,XIAO Zheng,ZHOU Binteng and XIE Haiqing.Design of a High Power Supply Rejection Ratio All MOSFET Bandgap Voltage Reference Source[J].Microelectronics,2015,45(4):425-428. |
| |
| Authors: | TANG Junlong XIAO Zheng ZHOU Binteng and XIE Haiqing |
| |
| Affiliation: | School of Physics & Electronic Science, Changsha University of Science & Technology, Changsha 410114, P. R. China,School of Physics & Electronic Science, Changsha University of Science & Technology, Changsha 410114, P. R. China,School of Physics & Electronic Science, Changsha University of Science & Technology, Changsha 410114, P. R. China and School of Physics & Electronic Science, Changsha University of Science & Technology, Changsha 410114, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | Power supply rejection ratio Pre-rejection Reference source |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
