| 一种基于全差分积分器的时钟稳定电路设计 |
| |
| 引用本文： | 罗凯,朱璨,胡刚毅. 一种基于全差分积分器的时钟稳定电路设计[J]. 微电子学, 2015, 45(4): 437-440 |
| |
| 作者姓名： | 罗凯 朱璨 胡刚毅 |
| |
| 作者单位： | 重庆大学, 重庆 400044;模拟集成电路重点实验室, 重庆 400060,模拟集成电路重点实验室, 重庆 400060,模拟集成电路重点实验室, 重庆 400060 |
| |
| 摘 要： | 设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18 μm标准CMOS工艺进行设计,工作电压为1.8 V,在2 GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为(50±1)%,输出时钟抖动小于132 fs,具有抑制时钟抖动的能力。
|
| 关 键 词： | 时钟稳定电路 全差分连续时间积分器 占空比调整 |
| 收稿时间： | 2014-06-05 |
Design of a Clock Stabilizer Based on Full Differential Integrator |
| |
| LUO Kai,ZHU Can and HU Gangyi. Design of a Clock Stabilizer Based on Full Differential Integrator[J]. Microelectronics, 2015, 45(4): 437-440 |
| |
| Authors: | LUO Kai ZHU Can HU Gangyi |
| |
| Affiliation: | Chongqing University, Chongqing 400044, P.R.China;Science and Technology on Analog Integrated Circuit Laboratory, Chongqing 400060, P.R.China,Science and Technology on Analog Integrated Circuit Laboratory, Chongqing 400060, P.R.China and Science and Technology on Analog Integrated Circuit Laboratory, Chongqing 400060, P.R.China |
| |
| Abstract: | |
| |
| Keywords: | Clock stabilizer Full differential continuous-time integrator Duty cycle adjust |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载免费的PDF全文 |
|
