射频模块中晶振对电磁兼容影响研究

提出了一种SoC芯片时钟方案，并设计了两种版图方案。针对模块中产生电磁干扰的原因进行分析，通过判断信号间隔离度仿真结果，可提前识别版图方案中是否存在信号间干扰风险，进而恶化SoC芯片输出模拟信号质量。根据信号间隔离度仿真结果指导版图设计，并给出优化版图方法，改善了信号间隔离度性能。测试结果表明，版图设计两种方案的仿真结果与实测结果吻合，验证了仿真结果的准确性、可参考性。