| 基于逻辑功效模型的数字电路延迟估算与优化 |
| |
| 引用本文： | 杨东,李瑞,孙显龙.基于逻辑功效模型的数字电路延迟估算与优化[J].微处理机,2010,31(5). |
| |
| 作者姓名： | 杨东 李瑞 孙显龙 |
| |
| 摘 要： | CMOS数字集成电路中,延迟是影响电路速度的重要参数.介绍了如何建立CMOS数字集成电路的逻辑功效模型,快速估算出延迟的时间,并且发现来源,找出缩短延迟方法,以及如何选择逻辑的级数、逻辑门类型和MOS管尺寸来对逻辑和电路优化.
|
| 关 键 词： | CMOS数字集成电路 逻辑功效模型 延迟 |
Estimating and Optimization of Delay in CMOS Digital Circuit based on Logic Efficacy Model |
| |
| YANG Dong,LI Rui,SUN Xian-long.Estimating and Optimization of Delay in CMOS Digital Circuit based on Logic Efficacy Model[J].Microprocessors,2010,31(5). |
| |
| Authors: | YANG Dong LI Rui SUN Xian-long |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
