| 基于40 nm CMOS工艺的电荷泵锁相环设计 |
| |
| 引用本文： | 路哲,马奎,唐重林,杨发顺,梁蓓.基于40 nm CMOS工艺的电荷泵锁相环设计[J].智能计算机与应用,2021,11(8):92-96,102. |
| |
| 作者姓名： | 路哲 马奎 唐重林 杨发顺 梁蓓 |
| |
| 作者单位： | 贵州大学大数据与信息工程学院,贵阳550025;贵州大学大数据与信息工程学院,贵阳550025;贵州省微纳电子与软件技术重点实验室,贵阳550025;牛芯半导体(深圳)有限公司上海第一分公司,上海201210 |
| |
| 摘 要： | 本文基于SMIC40nmCMOS工艺,设计了一款输入频率范围25～20MHz,输出频率范围2.4～4GHz的电荷泵锁相环(CPPLL).介绍了电荷泵锁相环的整体电路框架,叙述了各子模块电路的设计、仿真验证与整体电路的设计与仿真验证,重点介绍压控振荡器的设计与仿真优化.版图后仿真结果表明,电荷泵电流失配在直流情况下达到0.3％@0.4-1.3 V;压控振荡器的输出频率范围为0.3～4 GHz、在输出频率1 MHz时相位噪声为-93.4 dB@1MHz、锁定时间为1 μs、绝对抖动为1 ps、典型值时的功耗为30 mW、面积为300×300 μm.
|
| 关 键 词： | 锁相环 相位噪声 抖动 鉴频鉴相器 低通滤波器 压控振荡 |
Design of charge pump phase-locked Loop based on 40 nm CMOS process |
| |
| LU Zhe,MA Kui,TANG Zhonglin,YANG Fashun,LIANG Bei.Design of charge pump phase-locked Loop based on 40 nm CMOS process[J].INTELLIGENT COMPUTER AND APPLICATIONS,2021,11(8):92-96,102. |
| |
| Authors: | LU Zhe MA Kui TANG Zhonglin YANG Fashun LIANG Bei |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
