| 一种双采样10位50 MS/s采样保持电路的设计 |
| |
| 引用本文： | 陈珍海,郭良权.一种双采样10位50 MS/s采样保持电路的设计[J].微电子学,2008,38(1):116-119. |
| |
| 作者姓名： | 陈珍海 郭良权 |
| |
| 作者单位： | 1. 江南大学,信息工程学院,江苏,无锡,214122;中国电子科技集团公司,第五十八研究所,江苏,无锡,214035
2. 中国电子科技集团公司,第五十八研究所,江苏,无锡,214035;江南大学,信息工程学院,江苏,无锡,214122 |
| |
| 摘 要： | 介绍了一种可以进行双采样的10 位50 MS/s采样保持电路.该电路采用SMIC 0.25 μm标准数字CMOS工艺进行设计.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行了仿真.结果表明,电路在工作于50 MS/s、输入信号频率为25 MHz时,输出信号的SNDR为62.1 dB,整个电路的功耗仅为8.41 mW.
|
| 关 键 词： | 双采样 运算放大器共享技术 采样保持电路 模拟/数字转换器 双采样 保持电路 设计 Design 功耗 SNDR 输出信号 信号频率 输入 工作 结果 仿真 Hspice 模型 Spice 工艺 CMOS 数字 标准 SMIC |
| 文章编号： | 1004-3365（2008）01-0016-04 |
| 收稿时间： | 2007-05-23 |
| 修稿时间： | 2007-09-25 |
Design of a Double-Sampling 10-Bit 50 MS/s Sample-and-Hold Circuit |
| |
| CHEN Zhen-hai,GUO Liang-quan.Design of a Double-Sampling 10-Bit 50 MS/s Sample-and-Hold Circuit[J].Microelectronics,2008,38(1):116-119. |
| |
| Authors: | CHEN Zhen-hai GUO Liang-quan |
| |
| Abstract: | |
| |
| Keywords: | Double-sampling Op-amp sharing Sample-and-hold cireuit A/D converter |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
