|
|||||
|
|
| 基于Verilog HDL的微处理器ALU运算流水线设计 | |
| 作者姓名： | 庞琳琳 蔡冬玲 冯刚 |
| 作者单位： | [1]天津物产国际物流有限公司,天津300384 [2]重庆科创职业学院,重庆402160 |
| 摘 要： | 本文使用硬件描述语言VerilogHDL设计了一个ALU运算流水线，包括接口、FIFO模块、ALU模块和测试环境等，有助于提高微处理器的运算效率，为通过先进的描述手段设计微处理器打下良好的基础。 |
| 关 键 词： | Verilog HDL 微处理器 ALU 流水线 |
| 本文献已被 维普 等数据库收录！ | |