| 基带芯片中Viterbi译码器的研究与实现 |
| |
| 引用本文： | 李锐,郑建汉. 基带芯片中Viterbi译码器的研究与实现[J]. 微计算机信息, 2007, 23(32): 92-93,115 |
| |
| 作者姓名： | 李锐 郑建汉 |
| |
| 作者单位： | 400065,重庆重庆邮电大学 3G研究院 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划);国家发改委3G通信专项基金;重庆市信息产业发展项目 |
| |
| 摘 要： | 基于对传统Viterbi译码器的分析和对改进的Viterbi算法理论的修正，提出了一种新的Viterbi译码器的实现方法。通过对路径度量值的深入分析和对回溯信息的重新编码，在不增加硬件实现复杂度的情况下减少了硬件规模，提高了译码速度。最后我们给出了该译码器的仿真波形。
|
| 关 键 词： | 卷积码 Viterbi译码器 路径度量值 回溯信息 |
| 文章编号： | 1008-0570（2007）11-2-0092-02 |
| 修稿时间： | 2007-08-232007-10-15 |
The Investigation and Implementation of Viterbi Decoder in base band process chip |
| |
| LI RUI,ZHENG JIANHONG. The Investigation and Implementation of Viterbi Decoder in base band process chip[J]. Control & Automation, 2007, 23(32): 92-93,115 |
| |
| Authors: | LI RUI ZHENG JIANHONG |
| |
| Abstract: | This paper presents a novel approach for implementation of the Viterbi Decoder on the basis of analyzing the conventional Viterbi Decoder and revising the improved Viterbi theory. The modified Viterbi Decoder reduces the memory size and speeds up the trace back process by thoroughly analyzing the path metrics and reediting the surviving bits. In the end, we give the simulating waves of this decoder. |
| |
| Keywords: | Convolutional code Viterbi Decoder Path Metric Surviving Bit |
| 本文献已被 维普 万方数据 等数据库收录！ |
