| 总线可重配置的多处理器架构 |
| |
| 引用本文： | 张磊,徐国治,应忍冬. 总线可重配置的多处理器架构[J]. 微计算机信息, 2007, 23(32): 5-7 |
| |
| 作者姓名： | 张磊 徐国治 应忍冬 |
| |
| 作者单位： | 200240,上海 上海交通大学电子工程系 |
| |
| 摘 要： | 本文提出了一种全新的总线可重配置的多处理器架构。该架构结合了多核与可重配置处理器的优势，具有并行性高、计算能力强、结构复杂度低并且应用领域广泛灵活的特点。对于该架构的实现，本文提出了VHDL层面的软件模拟。通过简化模型，用多个改进后的VHDL实现的8051核以及可重配置的多路开关进行了软件模拟。
|
| 关 键 词： | 可重配置处理器 多核 总线可重配置 |
| 文章编号： | 1008-0570（2007）11-2-0005-03 |
| 修稿时间： | 2007-08-13 |
Multi-core System with Reconfigurable Datapath |
| |
| ZHANG LEIXU,GUO ZHI,YING RENDONG. Multi-core System with Reconfigurable Datapath[J]. Control & Automation, 2007, 23(32): 5-7 |
| |
| Authors: | ZHANG LEIXU GUO ZHI YING RENDONG |
| |
| Abstract: | |
| |
| Keywords: | Reconfigurable Processor Multi-core Reconfigurable Datapath |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
