| 一种适用于通讯系统的异步加-选择-比较器(英文) |
| |
| 引用本文： | 赵冰,仇玉林,吕铁良,黑勇.一种适用于通讯系统的异步加-选择-比较器(英文)[J].半导体学报,2005(5). |
| |
| 作者姓名： | 赵冰 仇玉林 吕铁良 黑勇 |
| |
| 作者单位： | 中国科学院微电子研究所 北京100029
(赵冰，仇玉林，吕铁良)，中国科学院微电子研究所 北京100029(黑勇) |
| |
| 基金项目： | 国家自然科学基金资助项目(批准号:60076017,90307004)~~ |
| |
| 摘 要： | 介绍了一种适用于Viterbi解码器的异步ACS(加法器比较器选择器)的设计.它采用异步握手信号取代了同步电路中的整体时钟.给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路.采用全定制设计方法设计了一个异步4 -bit ACS,并通过0 .6μm CMOS工艺进行投片验证.经过测试,芯片在工作电压5V,工作频率20MHz时的功耗为75. 5mW.由于采用异步控制,芯片在“睡眠”状态待机时不消耗动态功耗.芯片的平均响应时间为19 .18ns,仅为最差响应时间23 .37ns的82%.通过与相同工艺下的同步4 -bit ACS在功耗和性能方面仿真结果的比较,可见异步ACS较同步ACS具有优势.
|
| 关 键 词： | 异步集成电路 Viterbi解码器 加法器-比较器-选择器 响应时间 |
An Asynchronous Implementation of Add-Compare-Select Processor for Communication Systems |
| |
| Abstract: | |
| |
| Keywords: | asynchronous circuits Viterbi decoder ACS response time |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
