|
|||||
|
|
| GHz波段跳频锁相环关键技术研究 | |
| 引用本文： | 徐勇,王志功,关宇,赵斐,阎小静,何敏,孙峥,聂典.GHz波段跳频锁相环关键技术研究[J].中国集成电路,2006,15(6). |
| 作者姓名： | 徐勇 王志功 关宇 赵斐 阎小静 何敏 孙峥 聂典 |
| 作者单位： | 1. 解放军理工大学理学院;东南大学射频与光电集成电路研究所 2. 东南大学射频与光电集成电路研究所 3. 解放军理工大学理学院 4. 解放军理工大学气象学院 |
| 摘 要： | 介绍了一种除低通滤波器片外单片集成锁相环(Phase-Locked Loop,PLL)频率综合器设计.整个设计对压控振荡器、双模预分频器(Dual-Modulus Prescaler,DMP)与电荷泵(Charge Pump,CP)等锁相环关键模块分别作了优化与改进,提高了各项设计性能.压控振荡器(Voltage Controlled Oscillator,VCO)输出最高频率为1.25GHz时相位噪声为-118.43dBc/Hz@1MHz,VCO调谐范围为250MHz.双模预分频器实现了高精度低抖动低功耗设计,双模预分频器分频输出118.3MHz时,峰峰抖动小于20ps而功耗仅3.2mA. |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |