| AVS高清视频帧间补偿结构与电路实现 |
| |
| 引用本文： | 黄玄,陈杰,李霞,周莉.AVS高清视频帧间补偿结构与电路实现[J].电子科技大学学报（自然科学版）,2009,38(2):202-205. |
| |
| 作者姓名： | 黄玄 陈杰 李霞 周莉 |
| |
| 作者单位： | 1.中国科学院微电子研究所 北京 朝阳区 100029 |
| |
| 摘 要： | 设计了一种适用于AVS高清解码的高性能帧间像素补偿结构，其优点是每个时钟周期产生1个预测像素；采用双端口存储器，同时执行输入数据的接收与预测像素的计算，减少了数据延迟；像素补偿采用三级流水的插值结构提高频率，并采用三级复用的滤波单元计算1/4预测像素来节省电路开销。在VCS中对该模块进行了仿真，在0.18 μm工艺下进行综合，最高频率可达到395 MHz。在250 MHz频率下综合面积为3.8×104等效逻辑门，具有高性能、低成本的特点，完全满足AVS高清实时解码需求。
|
| 关 键 词： | 数字音视频编解码技术标准 高清数字电视 流水线 像素补偿 |
| 收稿时间： | 2007-11-09 |
Architecture and VLSI Implementation of Inter Compensator for AVS HDTV Application |
| |
| HUANG Xuan,CHEN Jie,LI Xia,ZHOU Li.Architecture and VLSI Implementation of Inter Compensator for AVS HDTV Application[J].Journal of University of Electronic Science and Technology of China,2009,38(2):202-205. |
| |
| Authors: | HUANG Xuan CHEN Jie LI Xia ZHOU Li |
| |
| Affiliation: | 1.Institute of Microelectronics,Chinese Academy of Science Chaoyang Beijing 100029 |
| |
| Abstract: | An efficient inter predictive pixel compensator for audio video coding standard (AVS) is presented. It generates one predictive pixel result per cycle, uses dual-port memory to reduce data latency. 3-stage pipeline architecture is used to calculate compensation pixel for increasing frequency, 3-stage reusable filters are used to calculate the 1/4 predictive pixel for saving circuit cost. Simulation shows that the module implemented can achieve AVS HD real-time decoding. |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子科技大学学报（自然科学版）》浏览原始摘要信息 |
|
点击此处可从《电子科技大学学报（自然科学版）》下载全文 |
