| 基于FPGA快速位同步的实现 |
| |
| 引用本文： | 徐彦凯,双凯,单纪文. 基于FPGA快速位同步的实现[J]. 微计算机信息, 2008, 24(29) |
| |
| 作者姓名： | 徐彦凯 双凯 单纪文 |
| |
| 摘 要： | 介绍了传统的超前一滞后型数字锁相环提取位同步信号的原理,提出了一种改进的简单快速的位同步FPGA实现方法,该方法首先在输入码元出现的半周期内得到码元与位同步信号的相位差,在附加门、扣除门的有效时间内,该相位差控制附加、扣除脉冲的个数,使输入码元与位同步信号快速达到同步.阐述了实现方案和模块设计,并用VHDL语言编程实现,maxplusⅡ下编译、综合、仿真、下载到FPGA芯片.仿真及实验表明:位同步建立时间只需一个码元周期_位同步快速实现.
|
| 关 键 词： | 位同步 超前一滞后型数字锁相环 |
Realization of a Fast Bit Synchronization Based on FPGA |
| |
| XU Yan-kai,SHUANG kai,SHAN Ji-wen. Realization of a Fast Bit Synchronization Based on FPGA[J]. Control & Automation, 2008, 24(29) |
| |
| Authors: | XU Yan-kai SHUANG kai SHAN Ji-wen |
| |
| Abstract: | |
| |
| Keywords: | FPGA VHDL |
| 本文献已被 万方数据 等数据库收录！ |
|
