|
|||||
|
|
| 空时分组码及其FPGA设计 | |
| 引用本文： | 王盈君遥,周围,吴敏子,刘燕容.空时分组码及其FPGA设计[J].广东通信技术,2013(6):61-65,69. |
| 作者姓名： | 王盈君遥 周围 吴敏子 刘燕容 |
| 作者单位： | 重庆邮电大学移动通信技术重庆市重点实验室 |
| 基金项目： | 重庆市教委科研项目(KJ090513)；重庆邮电大学研究生教育创新计划重点项目 |
| 摘 要： | 对空时分组码的编译码原理及其算法进行了分析。在此基础上,基于QuartusII8.0平台下,提出了QPSK调制下两发两收的空时分组码编译码的总体设计方案,并用Verilog HDL语言进行硬件设计。在此基础上,文章对各个模块进行了详细设计,并对采用QPSK调制的最大似然译码算法进行了简化。为了验证设计方案的可靠性,文章结合Matlab构造的衰落信道搭建了测试平台,测试结果表明该方案能实现空时分组码编译码功能。 |
| 关 键 词： | MIMO 空时分组码 FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |