首页 | 本学科首页   官方微博 | 高级检索  
     

环境与静电对集成电路封装过程的影响
作者姓名:杨恩江
摘    要:本文主要叙述了半导体集成电路在封装过程中,环境因素和静电因素对IC封装方面的影响,同时对封装工艺中提高封装成品率也作了一点探讨。

关 键 词:集成电路封装 IC封装 封装工艺 半导体集成电路 静电 成品率 过程 影响 环境因素
本文献已被 维普 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号