| 一种多倍频选择的高倍频锁相环频率合成器 |
| |
| 引用本文： | 司龙,熊元新,蒋叶强. 一种多倍频选择的高倍频锁相环频率合成器[J]. 微电子学, 2005, 35(4): 424-427 |
| |
| 作者姓名： | 司龙 熊元新 蒋叶强 |
| |
| 作者单位： | 武汉大学,电气工程学院,湖北,武汉,430072 |
| |
| 摘 要： | 文章描述了一个基准频率为32 768 Hz的锁相环频率合成器的设计.该频率合成器有1250、1 500、2 000、2 500、3 000等5个倍频选择.电路设计基于1st Silicon 2.5 V 0.25 μm CMOS工艺.Cadence Artist Analog仿真显示,该电路可以实现快速锁定,且具有较小的相位抖动.文章研究和总结了频率合成器系统参数的设计理论,对其各个子电路进行了结构优化,并且按MPW流片要求,进行了版图的布局设计.
|
| 关 键 词： | 混合信号集成电路 频率合成器 锁相环 |
| 文章编号： | 1004-3365（2005）04-0424-04 |
| 收稿时间： | 2004-09-22 |
| 修稿时间： | 2004-09-22 |
A PLL Frequency Synthesizer with High Multiple-Frequency |
| |
| SI Long,XIONG Yuan-xin,JIANG Ye-qiang. A PLL Frequency Synthesizer with High Multiple-Frequency[J]. Microelectronics, 2005, 35(4): 424-427 |
| |
| Authors: | SI Long XIONG Yuan-xin JIANG Ye-qiang |
| |
| Abstract: | |
| |
| Keywords: | CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
