|
|||||
|
|
| 0.6μm CMOS工艺折叠共源共栅运算放大器设计 | |
| 引用本文： | 罗广孝,马海杰.0.6μm CMOS工艺折叠共源共栅运算放大器设计[J].华北电力大学学报,2008,35(3):103-106. |
| 作者姓名： | 罗广孝 马海杰 |
| 作者单位： | 华北电力大学,电气与电子工程学院,河北,保定,071003 |
| 基金项目： | 华北电力大学校科研和教改项目 |
| 摘 要： | 折叠共源共栅结构改进了传统的两级运算放大器的输入范围和电源电压抑制特性,优化了二阶性能指标。利用mosis 0.6μm CMOS工艺模型参数,设计了折叠共源共栅结构的运算放大器,对各性能参数的仿真结果表明:该电路的开环增益为80 dB,单位增益带宽为20 MHz,相位裕度73°,功耗仅为3 mW。 |
| 关 键 词： | 运算放大器 折叠共源共栅 CMOS工艺 |
| 文章编号： | 1007-2691(2008)03-0103-04 |
| 修稿时间： | 2007年7月3日 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |