| 基于FPGA的中值滤波算法研究与硬件设计 |
| |
| 引用本文： | 陈加成,徐熙平,吴琼. 基于FPGA的中值滤波算法研究与硬件设计[J]. 长春理工大学学报(自然科学版), 2008, 31(1): 8-11 |
| |
| 作者姓名： | 陈加成 徐熙平 吴琼 |
| |
| 作者单位： | 长春理工大学,光电工程学院,长春,130022;长春理工大学,光电工程学院,长春,130022;长春理工大学,光电工程学院,长春,130022 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波图像处理算法.在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的基础上,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了处理速度.文中提出了一种快速中值滤波算法,可以大大节省硬件资源,同时提高了处理速度.
|
| 关 键 词： | FPGA 快速中值滤波 图像处理 |
Research and Hardware Design of Median Filtering Algorithms Base on FPGA |
| |
| CHEN Jiacheng,XU Xiping,WU Qiong. Research and Hardware Design of Median Filtering Algorithms Base on FPGA[J]. Journal of Changchun University of Science and Technology, 2008, 31(1): 8-11 |
| |
| Authors: | CHEN Jiacheng XU Xiping WU Qiong |
| |
| Affiliation: | CHEN Jiacheng,XU Xiping,WU Qiong(Changchun University of Science , Technology,The School of Opto-Electronic Engineering,Changchun,130022) |
| |
| Abstract: | |
| |
| Keywords: | FPGA Fast Median Filtering Image Processing |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
