首页 | 本学科首页   官方微博 | 高级检索  
     

基于 PDSOI工艺的抗 SET锁相环设计
引用本文:吕荫学,刘梦新,罗家俊,叶甜春.基于 PDSOI工艺的抗 SET锁相环设计[J].微电子学与计算机,2013(9).
作者姓名:吕荫学  刘梦新  罗家俊  叶甜春
作者单位:中国科学院微电子研究所,北京,100029
摘    要:基于0.35μm PDSOI工艺设计了一款输出频率范围为700M Hz-1.0GHz的锁相环电路,利用Sentaurus TCAD工具对其进行单粒子瞬变(SET )混合模拟仿真,确定其SET敏感部件并建立SET分析模型,分析了SET与锁相环系统参数之间的关系.通过增加由一个感应电阻、一对互补运算放大器和互补SET电流补偿晶体管组成的限流电路并利用多频带结构降低了VCO的增益,显著提升了锁相环的抗SET性能.仿真结果表明,CP中发生SET后VCO控制电压Vc的波动峰值、锁相环的恢复时间以及输出时钟的错误脉冲数明显降低,分别为未加固锁相环的43.9%、49.7%和29.1%,而辐射加固前后 VCO的基本结构变化不大,其SET轰击前后无明显变化.

关 键 词:锁相环  单粒子效应  抗辐射加固  压控振荡器  多频带

A Single-Event Hardened Phase-Locked Loop Design Based on PDSOI CMOS Process
LV Yin-xue , LIU Meng-xin , LUO Jia-jun , YE Tian-chun.A Single-Event Hardened Phase-Locked Loop Design Based on PDSOI CMOS Process[J].Microelectronics & Computer,2013(9).
Authors:LV Yin-xue  LIU Meng-xin  LUO Jia-jun  YE Tian-chun
Abstract:
Keywords:PLL  single-event transient  radiation hard  VCO  multi-band
本文献已被 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号