|
|||||
|
|
| Verilog HDL语言在FPGA/CPLD开发中的应用 | |
| 引用本文： | 彭保,吴坚,于青梅,马建国.Verilog HDL语言在FPGA/CPLD开发中的应用[J].今日电子,2004(5):34-36. |
| 作者姓名： | 彭保 吴坚 于青梅 马建国 |
| 作者单位： | 西南科技大学 |
| 摘 要： | 通过设计实例详细介绍了用Verilog HDL语言开发FPGA／CPLD的方法，并通过与其他各种输入方式的比较，显示出使用Verilog HDL语言的优越性。 |
| 关 键 词： | Verilog HDL语言 FPGA CPLD 数字电路 电子设计自动化 |
Application of Verilog HDL language in FPGA/CPLD development |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |