| 基于FPGA的时域数字脉冲压缩处理器的设计 |
| |
| 引用本文： | 王小哲,秦轶炜,潘雨. 基于FPGA的时域数字脉冲压缩处理器的设计[J]. 电子技术应用, 2007, 33(8): 52-54 |
| |
| 作者姓名： | 王小哲 秦轶炜 潘雨 |
| |
| 作者单位： | 空军工程大学导弹学院,陕西,三原,713800;上海电子通讯设备研究所,上海,200082 |
| |
| 摘 要： | 一种基于FPGA的适用于中小压缩比情况的时域数字脉冲压缩处理器的实现方案。该处理器具有使用灵活、便于功能扩展、成本低的特点,已用于某雷达信号处理机中,性能稳定。
|
| 关 键 词： | 脉冲压缩 自适应FIR滤波器 现场可编程逻辑门阵列 |
| 修稿时间： | 2007-01-06 |
Design of time domain digital pulse compression processor based on FPGA |
| |
| WANG Xiao Zhe,QIN Yi Wei,PAN Yu. Design of time domain digital pulse compression processor based on FPGA[J]. Application of Electronic Technique, 2007, 33(8): 52-54 |
| |
| Authors: | WANG Xiao Zhe QIN Yi Wei PAN Yu |
| |
| Abstract: | A design of domain digital pulse compression processor with small or middle compression ratio is presented in this paper. Such the processor has been put into service and showed stable performance. |
| |
| Keywords: | pulse compression FIR filter field programmable gate array |
| 本文献已被 万方数据 等数据库收录！ |
