| 一种CMOS静态双沿触发器的设计 |
| |
| 引用本文： | 莫凡,俞军,章倩苓. 一种CMOS静态双沿触发器的设计[J]. 半导体技术, 1999, 24(4): 52-57 |
| |
| 作者姓名： | 莫凡 俞军 章倩苓 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海200433 |
| |
| 摘 要： | 提出一种ＣＭＯＳ静态双沿触发器结构，以单个锁存器构成记忆单元，而由一特殊的时钟模块产生控制信号，使锁存器在时钟上升和下降沿处瞬时导通，从而形成双沿触发的功能，最小的实现方案只用１４个管子，模拟证明其工作频率可达３００ＭＨｚ以上。
|
| 关 键 词： | 静态双沿触发器 设计 |
| 修稿时间： | 1998-08-13 |
A CMOS Static Double-Edge-Triggered Flipflop |
| |
| Mo Fan,Yu Jun,Zhang Qianling. A CMOS Static Double-Edge-Triggered Flipflop[J]. Semiconductor Technology, 1999, 24(4): 52-57 |
| |
| Authors: | Mo Fan Yu Jun Zhang Qianling |
| |
| Abstract: | This paper presents a CMOS static doubleedgetriggered flipflop.The novel design involves a single latch and a special clock module which controls the latch to be transparent at both rising and falling edge.A minimum 14transistor structure can be achieved and only single phase clock is required.The simulation results have demonstrated that this flipflop can work with clock frequency over 300MHz. |
| |
| Keywords: | CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
