| 复杂可编程逻辑器件的设计技术 |
| |
| 引用本文： | 李文昌,李平,李威.复杂可编程逻辑器件的设计技术[J].微处理机,2006,27(3):14-16. |
| |
| 作者姓名： | 李文昌 李平 李威 |
| |
| 作者单位： | 电子科技大学微电子与固体电子学院,成都,610054 |
| |
| 摘 要： | 介绍了复杂可编程逻辑器件（CPLD）的设计技术，重点叙述了复杂可编程逻辑器件架构的设计，关键单元设计技术。采用0．35μm内嵌Flash工艺进行模拟仿真和全定制版图设计，该复杂可编程逻辑器件（CPLD）具有72个宏单元，系统频率可达85MHz，管脚延时可达7ns。
|
| 关 键 词： | 复杂可编程逻辑器件 架构 内嵌Flash 宏单元 |
| 文章编号： | 1002-2279（2006）03-0014-03 |
| 收稿时间： | 2005-12-15 |
| 修稿时间： | 2005年12月15 |
The Design and Technology of the Complex Programmable Logic Device |
| |
| LI Wen-chang,LI Ping,LI Wei.The Design and Technology of the Complex Programmable Logic Device[J].Microprocessors,2006,27(3):14-16. |
| |
| Authors: | LI Wen-chang LI Ping LI Wei |
| |
| Affiliation: | Microelectronics and Solid electronics Institute, University of Electronic Science and Technology of China, Chengdu 610054, China |
| |
| Abstract: | |
| |
| Keywords: | Complex Programmable Logic Device Architecture Imbedded Flash Macro - cell |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
