| 基于FPGA的RS232异步串行口IP核设计 |
| |
| 引用本文： | 李金力,刘文怡,彭旭峰. 基于FPGA的RS232异步串行口IP核设计[J]. 国外电子元器件, 2009, 0(8): 31-32 |
| |
| 作者姓名： | 李金力 刘文怡 彭旭峰 |
| |
| 作者单位： | 中北大学电子测试技术国防科技重点实验室; |
| |
| 基金项目： | 国家973基金项目(2007CB316504) |
| |
| 摘 要： | 为增加系统稳定性，减小电路板面积，提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在XilinxISE环境下设计与仿真。最后在FPGA上嵌入UARTIP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性，可根据需要实现功能的升级、扩充和裁减。
|
| 关 键 词： | FPGA 异步串行口 VHDL IP核设计 |
Design of RS232 asynchronous serial port IP-core based on FPGA |
| |
| LI Jin-li,LIU Wen-yi,PENG Xu-feng. Design of RS232 asynchronous serial port IP-core based on FPGA[J]. International Electronic Elements, 2009, 0(8): 31-32 |
| |
| Authors: | LI Jin-li LIU Wen-yi PENG Xu-feng |
| |
| Affiliation: | LI Jin-li,LIU Wen-yi,PENG Xu-feng(National Key Laboratory for Electronic Measurement Technology,North University of China,Taiyuan 030051,China) |
| |
| Abstract: | |
| |
| Keywords: | FPGA asynchronous serial port VHDL IP-core design |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
