|
|||||
|
|
| 34.368Mbit/s和139.264Mbit/s支路进入STM—1复接设计 | |
| 作者姓名： | 周伟清 刘梏 |
| 作者单位： | 导师 |
| 摘 要： | 本文主要从三个方面讨论了34.368Mbit/s和139.264Mbif/s信号进入STM—1的复接设计问题1.V C的形成准同步(?)列各级信号进入STM—1,则首先必须装入相应的V C中,如34.368Mbit/s信号装入V C—(?)中,139.264Mbit/s信号装入V C—4中。本文从减小入抖动的角度出发,采用了一种新的正/零/负码速调整疗法——两过程塞 |
| 本文献已被 CNKI 等数据库收录！ | |