|
|||||
|
|
| 基于FPGA的全数字锁相环设计研究 | |
| 引用本文： | 赵杨,王龙,赵群,周品亦.基于FPGA的全数字锁相环设计研究[J].光电技术应用,2007,22(6):63-66. |
| 作者姓名： | 赵杨 王龙 赵群 周品亦 |
| 作者单位： | 1. 东北电子技术研究所,辽宁,锦州,121000 2. 总装备部驻锦州地区军事代表室,辽宁,锦州,121017 3. 渤海船舶职业学院电气工程系,辽宁,葫芦岛,125001 4. 中国人民解放军63889部队,河南,孟州,454750 |
| 摘 要： | 介绍了一种基于FPGA(现场可编程门阵列)的全数字锁相环设计方法与性能研究, 详细叙述了基于FPGA的全数字锁相环系统的硬件设计构成和软件构建思路,并运用VHDL硬件描述语言实现了全数字锁相环系统,给出了电路系统的仿真结果.通过仿真结果对锁相环系统进行了简要的性能分析. |
| 关 键 词： | VHDL语言 全数字锁相环路DPLL FPGA |
| 文章编号： | 1673-1255（2007）06-0063-04 |
| 收稿时间： | 2007-10-26 |
| 修稿时间： | 2007年10月26 |
Research of Digital Phase Locked Loop Based on FPGA |
|
| ZHAO Yang,WANG Long,ZHAO Qun,ZHOU Pin-yi.Research of Digital Phase Locked Loop Based on FPGA[J].Electro-Optic Technology Application,2007,22(6):63-66. | |
| Authors: | ZHAO Yang WANG Long ZHAO Qun ZHOU Pin-yi |
| Abstract: | |
| Keywords: | VHDL language digital phase locked loop FPGA |
| 本文献已被 维普 万方数据 等数据库收录！ | |