|
|||||
|
|
| 高速吞脉冲程序分频器的电路设计与 PSPICE模拟 | |
| 引用本文： | 邝小飞,陈迪平,郭辉,朱小莉,王镇道. 高速吞脉冲程序分频器的电路设计与 PSPICE模拟[J]. 微电子学, 2002, 32(5): 344-347 |
| 作者姓名： | 邝小飞 陈迪平 郭辉 朱小莉 王镇道 |
| 作者单位： | 1. 零陵学院,物理系,湖南,永州,425006 2. 湖南大学,应用物理系,湖南,长沙,410082 3. 天津大学,信息工程学院,天津,300000 |
| 摘 要： | 介绍了一种新的吞脉冲程序分频器的电路设计,并用0.8 μm CMOS工艺模型在微机上进行了SPICE模拟,其最高工作频率可达1.7 GHz.与一般吞脉冲程序分频器相比,具有电路简洁、高频、快速的特点,可广泛应用于各种锁相频率合成器中. |
| 关 键 词： | 吞脉冲程序分频器 CMOS 集成电路 PSPICE模拟 锁相环 |
| 文章编号： | 1004-3365(2002)05-0344-04 |
| 修稿时间： | 2001-10-16 |
Design of a High-Speed Pulse Swallow Programmable Frequency Divider and Its PSPICE Simulation |
|
| KUANG Xiao fei ,CHEN Di ping ,GUO Hui ,ZHU Xiao li ,WANG Zhen dao. Design of a High-Speed Pulse Swallow Programmable Frequency Divider and Its PSPICE Simulation[J]. Microelectronics, 2002, 32(5): 344-347 | |
| Authors: | KUANG Xiao fei CHEN Di ping GUO Hui ZHU Xiao li WANG Zhen dao |
| Affiliation: | KUANG Xiao fei 1,CHEN Di ping 2,GUO Hui 3,ZHU Xiao li 2,WANG Zhen dao 2 |
| Abstract: | |
| Keywords: | Pulse swallow programmable frequency divider CMOS Integrated circuit PSPICE simulation Phase locked loop |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |