|
|||||
|
|
| 应用于10Gbase-KR的二阶时钟数据恢复电路的建模分析与电路设计 | |
| 作者姓名： | 栾文焕 王登杰 贾晨 王自强 |
| 作者单位： | 1. 清华大学微电子学研究所;2. 深圳清华大学研究院 |
| 摘 要： | 本文针对10 Gbase-KR的应用场合,设计了一款基于相位插值器的二阶CDR,通过对其进行线性建模分析,折中抖动容忍、锁定时间以及抖动峰值的关系,选取合适的增益系数,并采用SMIC 40 nm CMOS工艺完成了电路设计.其中二阶滤波器的比例和积分系数可调,可以追踪1 000 ppm的偏差,恢复时钟的抖动最差情况为24 ps. |
| 关 键 词： | 高速串行 接收机 时钟数据恢复 二阶滤波器 |