| PLL驱动DDS的低相噪小步进LFM信号源设计 |
| |
| 引用本文： | 王文才,陈昌明,黄刚.PLL驱动DDS的低相噪小步进LFM信号源设计[J].电子器件,2015,38(2):348-351. |
| |
| 作者姓名： | 王文才 陈昌明 黄刚 |
| |
| 作者单位： | 成都信息工程学院通信工程学院,成都,610225 |
| |
| 基金项目： | 四川省教育厅自然科学重点项目 |
| |
| 摘 要： | 介绍了一种低相噪线性调频(LFM)雷达信号源的产生和实现方案。通过分析DDS输出信号频谱和杂散,采用HMC704控制VCO的方法设计了1 GHz的锁相环路(PLL)作为DDS的时钟驱动电路,并对环路滤波器和AD9910硬件电路优化设计改善杂散和相噪性能。通过计算寄存器参数和分析SPI总线时序,利用FPGA对DDS和PLL高速配置。最后给出了系统实物图和测试方法,实测结果表明:该线性调频源输出幅度大于-3dBm,频率步进为1kHz,相位噪声优于-103dBc/Hz@1kHz,各项指标满足实际工程要求。
|
| 关 键 词： | 频率源 线性调频 PLL+DDS(锁相环-直接数字系统) AD9910 HMC704 |
Design of A LFM Signal Source with low phase niose and Small frequency step Based on PLL driver DDS |
| |
| WANG Wencai;CHEN Changming;HUANG Gang.Design of A LFM Signal Source with low phase niose and Small frequency step Based on PLL driver DDS[J].Journal of Electron Devices,2015,38(2):348-351. |
| |
| Authors: | WANG Wencai;CHEN Changming;HUANG Gang |
| |
| Affiliation: | WANG Wencai;CHEN Changming;HUANG Gang;School of Communication Engineering,Chengdu University of Information Technology; |
| |
| Abstract: | |
| |
| Keywords: | frequency source LFM PLL+DDS AD9910 HMC704 |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
|
