基于可编程逻辑器件的定时器设计 |
| |
引用本文: | 张常年,王振红. 基于可编程逻辑器件的定时器设计[J]. 电子工程师, 2002, 28(2): 58-60 |
| |
作者姓名: | 张常年 王振红 |
| |
作者单位: | 北方工业大学,100041 |
| |
摘 要: | 介绍了用EDA技术实现的99分钟内定时。本系统基于VHDL语言,以CPLD为核心。
|
关 键 词: | VHDL语言 定时器 可编程逻辑器件 |
修稿时间: | 2001-12-14 |
Design of a Timer Based on CPLD |
| |
Abstract: | |
| |
Keywords: | CPLD |
本文献已被 CNKI 维普 万方数据 等数据库收录! |
|