VMOS——一种新的MOS集成电路工艺

1.引言近年来,MOS数字集成电路向着高速复杂电路的方向发展。为了使电路的产量高成本低,要求增加器件的封装密度并尽可能保持不严格的尺寸对准容差。改进封装密度和工作速度要求缩短器件的沟道。可是,在标准MOS器件中,缩短沟道往往带来比器件本身电容要大的寄生电容,而且用普通工艺制作的短沟道MOS晶体管的击穿电压比较低。现在采用了各种工艺来减小寄生电容,诸如硅栅工艺、平面氧化工艺、离子注入工艺等。这些工艺是自对准的,减少了栅与源及漏的覆盖电容。