首页 | 本学科首页   官方微博 | 高级检索  
     

基于CMOS工艺的622 MHz电荷泵锁相环设计
引用本文:窦建华,张锋,潘敏.基于CMOS工艺的622 MHz电荷泵锁相环设计[J].现代电子技术,2006,29(9):75-77.
作者姓名:窦建华  张锋  潘敏
作者单位:合肥工业大学,计算机与信息学院,安徽,合肥,230009
摘    要:设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6μm混合信号的CMOS工艺参数进行了仿真。仿真结果表明,此锁相环的锁定时间为5.2μs,锁定范围约为100 MHz,输出中心频率622 MHz的最大周对周抖动为71ps,功耗为198 mW。此电荷泵锁相环电路可以应用于STM 1和STM 4两个速率级别的同步数字体系(SDH)系统。

关 键 词:锁相环  电荷泵  环形压控振荡器  锁定范围
文章编号:1004-373X(2006)09-075-03
收稿时间:2005-11-08
修稿时间:2005年11月8日

622 MHz Charge Pump PLL Design Based on CMOS Technics
DOU Jianhua,ZHANG Feng,PAN Min.622 MHz Charge Pump PLL Design Based on CMOS Technics[J].Modern Electronic Technique,2006,29(9):75-77.
Authors:DOU Jianhua  ZHANG Feng  PAN Min
Affiliation:School o f Computer and Information, Hefei University of Technology, Hefei, 230009, China
Abstract:
Keywords:phase locked loop  charge pump  ring voltagecontrolled oscillator  locked range
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号