| 逆向的PLA可测性设计 |
| |
| 引用本文： | 刘杰,梁华国. 逆向的PLA可测性设计[J]. 计算机辅助设计与图形学学报, 2004, 16(11): 1553-1556 |
| |
| 作者姓名： | 刘杰 梁华国 |
| |
| 作者单位： | 合肥工业大学计算机与信息学院,合肥,230009;阜阳师范学院物理系,阜阳,236032;合肥工业大学计算机与信息学院,合肥,230009 |
| |
| 基金项目： | 国家自然科学基金 ( 60 44 40 0 1)资助 |
| |
| 摘 要： | 根据PLA电路结构的规整性和独特性，提出了一种逆向思维的可测性设计方案，即通过适当的方法把输出端进行输入端化，把或阵列转变成与阵列，并采用了纵向观测技术．经过方案评估得出此方案在不降低故障检测覆盖率的情况下，既使用通用测试集，又减少测试矢量数，还大大节约了附加硬件开销．
|
| 关 键 词： | 可编程逻辑阵列 可测性设计 通用测试集 乘积线 移位寄存器 异或门串 |
Converse Testable Design for PLA |
| |
| Liu Jie ,) Liang Huaguo ) ). Converse Testable Design for PLA[J]. Journal of Computer-Aided Design & Computer Graphics, 2004, 16(11): 1553-1556 |
| |
| Authors: | Liu Jie ) Liang Huaguo ) ) |
| |
| Affiliation: | Liu Jie 1,2) Liang Huaguo 1) 1) |
| |
| Abstract: | In terms of the regularity and peculiar feature of a PLA's circuit structure, the paper proposes a converse testable design scheme, where outputs of the PLA's circuit are converted into inputs, and OR array into AND array by an available method, and at column the test results are observed The results through evaluating the scheme show that under the condition of ensuring high fault coverage, the scheme not only decreases the number of the test vectors by applying an universal test set, but substantially thrifts the extra hardware overhead |
| |
| Keywords: | programmable logic array testable design universal test set product lines shift register cascades of XOR gates |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
