| IA-64微处理器系统级验证平台的设计与实现 |
| |
| 引用本文： | 胡建国,姚丽娜,夏笠芹,刘娟.IA-64微处理器系统级验证平台的设计与实现[J].微电子学,2008,38(3):369-372. |
| |
| 作者姓名： | 胡建国 姚丽娜 夏笠芹 刘娟 |
| |
| 作者单位： | 1. 中山大学,电子与通信工程系,广州,510275;湖南广播电视大学,长沙,410004
2. 湖南广播电视大学,长沙,410004 |
| |
| 基金项目： | 国家自然科学基金
,
湖南省高校科研基金 |
| |
| 摘 要： | 探讨了微处理器验证的关键技术.针对IA-64微处理器芯片设计验证,设计了系统级软硬件协同验证平台;并成功验证了自主设计的IA-64微处理器的正确性和兼容性.该平台提高了验证效率和质量.
|
| 关 键 词： | 系统级验证 验证平台 软硬件协同验证 微处理器 微处理器验证 系统级 软硬件协同验证平台 自主设计 Platform Verification Realization 质量 效率 兼容性 芯片设计验证 |
Design and Realization of IA-64 CPU System-Level Verification Platform |
| |
| HU Jianguo,YAO Lina,XIA Liqin,LIU Juan.Design and Realization of IA-64 CPU System-Level Verification Platform[J].Microelectronics,2008,38(3):369-372. |
| |
| Authors: | HU Jianguo YAO Lina XIA Liqin LIU Juan |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
