| MIPS内存管理单元的设计与实现 |
| |
| 引用本文： | 卢仕听,尤凯迪,韩军,曾晓洋. MIPS内存管理单元的设计与实现[J]. 计算机工程, 2010, 36(21): 270-271,274 |
| |
| 作者姓名： | 卢仕听 尤凯迪 韩军 曾晓洋 |
| |
| 作者单位： | (复旦大学专用集成电路与系统国家重点实验室，上海 201203) |
| |
| 基金项目： | 国家自然科学基金资助项目，教育部重点项目基金 |
| |
| 摘 要： | 设计MIPS32 4kc处理器内存管理单元(MMU)，该模块对处理器地址进行合法性检查，并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB，并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议，与处理器进行联合调试并运行Linux操作系统，同时在功能上通过FPGA验证。该模块经过DC综合后，面积约为32K等效逻辑门。
|
| 关 键 词： | 内存管理单元 地址转换后备表 MIPS处理器 |
Design and Implementation of Memory Management Unit on MIPS |
| |
| LU Shi-ting,YOU Kai-di,HAN Jun,ZENG Xiao-yang. Design and Implementation of Memory Management Unit on MIPS[J]. Computer Engineering, 2010, 36(21): 270-271,274 |
| |
| Authors: | LU Shi-ting YOU Kai-di HAN Jun ZENG Xiao-yang |
| |
| Affiliation: | (ASIC & System State Key Lab, Fudan University, Shanghai 201203, China) |
| |
| Abstract: | Memory Management Unit(MMU) which is based on MIPS32 4kc processor is designed. The module checks the address from the processor core, and translates it to physical address statically or dynamically. TLB is the core of dynamical mapping and is implemented by using three stage pipelines. Moreover, ITLB and DTLB which are shadows of JTLB are designed to accelerate address translation. The module and processor are verified on FPGA board running Linux and the hardware cost is about 32K logical gates. |
| |
| Keywords: | Memory Management Unit(MMU) Translation Look-aside Buffer(TLB) MIPS processor |
| 本文献已被 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载免费的PDF全文 |
