|
|||||
|
|
| 可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计 | |
| 引用本文： | 韩少男,李晓江.可兼容AES-128、AES-192、AES-256串行AES加密解密电路设计[J].微电子学与计算机,2010,27(11). |
| 作者姓名： | 韩少男 李晓江 |
| 基金项目： | 浙江省高科技基金支持项目 |
| 摘 要： | 通过分析AES算法的基本原理,对算法中的AES-128、AES-192、AES-256三种不同的加密解密模式进行了综合设计,有效地利用了公共模块,与单个分别实施各个加密解密模式相比,大大减少了硬件电路面积.针对目前AES实现方法中的key产生模块进行了理论分析,提出了一种新的实现电路结构.设计出的串行AES硬件加密解密电路经综合后得到的芯片面积为31 286门,最高工作频率为66MHz,可以满足目前的大部分无线传感网络的数据交换速率的需求. |
| 关 键 词： | AES算法 AES-128 AES-192 AES-256 加密解密 ASIC |
| 本文献已被 万方数据 等数据库收录！ | |