| 基于Verilog的“加”、“扣”脉冲式数控振荡器设计 |
| |
| 引用本文： | 宋潇,王丽萍,张雷鸣.基于Verilog的“加”、“扣”脉冲式数控振荡器设计[J].广东电脑与电讯,2009(2). |
| |
| 作者姓名： | 宋潇 王丽萍 张雷鸣 |
| |
| 作者单位： | 河南科技大学电子信息工程学院,河南洛阳471003 |
| |
| 摘 要： | “加”、“扣”脉冲式数控振荡器（DCO），主要应用于超前滞后型全数字锁相环。本文用Verilog的有限状态机设计“加”、“扣”脉冲式数控振荡器。根据输入信号的相位比本地估算信号相位超前或滞后的信息对本地信号进行“扣”或“加”脉冲，实现本地信号对输入信号的相位锁定。
|
| 关 键 词： | 超前滞后型全数字锁相环路 硬件描述语言 有限状态机 数控振荡器 "加"脉冲 "扣"脉冲 |
The Design of"Plus"/"Minus"Pulse DCO Based on Verilog |
| |
| Song Xiao Wang Liping Zhang Leiming.The Design of"Plus"/"Minus"Pulse DCO Based on Verilog[J].Computer & Telecommunication,2009(2). |
| |
| Authors: | Song Xiao Wang Liping Zhang Leiming |
| |
| Affiliation: | Electron.Inf.Eng.Coll.of HAUST.;Luoyang 471003;Henan |
| |
| Abstract: | The"plus"/"minus"pulse DCO applies in LL-DPLL mainly.This paper designs a"plus"/"minus"pulse DCO basing RTL of Verilog.We minus or plus pulse from the local signal based the leading or lag signal,which comes from the comparing of the input and local signal.It is achieved that the local signal locks up the input. |
| |
| Keywords: | LL-DPLL Verilog RTL DCO "plus"pulse "minus"pulse |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
