|
|||||
|
|
| 一种用于LVDS驱动器的PLL时钟倍频器的设计 | |
| 引用本文： | 张涛,邹雪城,刘三清,黄晓敏,沈绪榜. 一种用于LVDS驱动器的PLL时钟倍频器的设计[J]. 微电子学, 2005, 35(3): 322-325 |
| 作者姓名： | 张涛 邹雪城 刘三清 黄晓敏 沈绪榜 |
| 作者单位： | 1. 华中科技大学,模式识别与人工智能研究所,图像信息处理与智能控制教育部重点实验室,湖北,武汉,430074;武汉科技大学,信息学院,湖北,武汉,430081 2. 华中科技大学,模式识别与人工智能研究所,图像信息处理与智能控制教育部重点实验室,湖北,武汉,430074;华中科技大学,电子科学与技术系,湖北,武汉,430074 3. 华中科技大学,电子科学与技术系,湖北,武汉,430074 4. 华中科技大学,模式识别与人工智能研究所,图像信息处理与智能控制教育部重点实验室,湖北,武汉,430074 |
| 摘 要： | 设计了一个结构新颖的3.5倍频锁相环(PLL)倍频器,该电路应用自适应电荷泵和压控振荡器工作频率范围复用技术,调整环路带宽,减小压控振荡器的工作范围.采用1st Silicon 0.25 μm CMOS混合信号工艺仿真.结果表明,PLL倍频器具有较低的噪声和较高的捕获速度. |
| 关 键 词： | 低压差分信号 锁相环 倍频器 自适应电荷泵 相位噪声 |
| 文章编号： | 1004-3365(2005)03-0322-04 |
Design of a PLL Clock Frequency Multiplier for LVDS Driver |
|
| ZHANG Tao,ZOU Xue-cheng,LIU San-qing,HUANG Xiao-min,SHEN Xu-bang. Design of a PLL Clock Frequency Multiplier for LVDS Driver[J]. Microelectronics, 2005, 35(3): 322-325 | |
| Authors: | ZHANG Tao ZOU Xue-cheng LIU San-qing HUANG Xiao-min SHEN Xu-bang |
| Abstract: | |
| Keywords: | Low voltage different signal (LVDS) Phase locked loop Multiplier Adaptive charge pump Phase noise |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |