|
|||||
|
|
| 线绕卡时钟分布 | |
| 作者姓名： | 汪庆宝 |
| 作者单位： | Motorola公司半导体产品部 |
| 摘 要： | 在有效门密度超过４，０００～８，０００门时，可编程逻辑器件（ＰＬＤ）和现场可编程门阵列（ＦＰＧＡ）被大量用于制作新设计原型。此外，线统技术继续成为富有生命力的原型设计互连技术，而ＦＰＧＡ可用于通孔、大引脚数、引脚栅网阵列（ＰＧＡ）封装。在这种环境中，系统时钟分布可能产生很大问题，这可归因于需要大量扇出和低定时时滞。这些问题可以通过使用某些富有远见的方法很好地加以解决，特别在采用专用印制板时更是如此。有些适用的时钟分布ＩＣ，如ＭＣ１０Ｈ６４５－ＴＴＬ时钟驱动器和ＭＣ／１０Ｈ６４６ＰＥＣＬ／ＴＴＬ时… |
| 关 键 词： | 时钟分布 可编程逻辑器件 PLD FPGA 线绕卡 |
| 本文献已被 CNKI 维普 等数据库收录！ | |