| 基于复杂可编程逻辑器件(CPLD)的120MHz高速A/D采集卡的设计 |
| |
| 引用本文： | 徐法东,翟正军.基于复杂可编程逻辑器件(CPLD)的120MHz高速A/D采集卡的设计[J].国外电子元器件,2002(4):4-6. |
| |
| 作者姓名： | 徐法东 翟正军 |
| |
| 作者单位： | 1. 中国人民解放军96411部队22分队
2. 西北工业大学 |
| |
| 摘 要： | 介绍了一种基于复杂可编程逻辑器件（CPLD）的120MHz高速A／D采集卡的设计方法，给出了这种采集卡的硬件原理电路和主要的软件设计思路，采用该设计方法设计的数据采集卡具有包括负延迟触发等多种触发方式，具有体积小，工作可靠，控制简单等特点。
|
| 关 键 词： | 高速A／D CPLD 负延迟触发 EPM7128 AD9054 |
| 文章编号： | 1006-6977(2002)04-0004-03 |
| 修稿时间： | 2001年8月28日 |
Research of a 120MHz High Speed A/D Data Acquisition Card Based on CPLD |
| |
| Abstract: | |
| |
| Keywords: | CPLD EPM7128 AD9054 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
