| FPGA实现IRIG-B(DC)码编码和解码的设计 |
| |
| 引用本文： | 吴炜,周烨,黄子强. FPGA实现IRIG-B(DC)码编码和解码的设计[J]. 电子设计工程, 2010, 18(12) |
| |
| 作者姓名： | 吴炜 周烨 黄子强 |
| |
| 作者单位： | 电子科技大学,四川,成都,610054;电子科技大学,四川,成都,610054;电子科技大学,四川,成都,610054 |
| |
| 摘 要： | 为达到IRIG-B码与时间信号输入、输出的精确同步,采用现代化靶场的IRIG-B码编码和解码的原理,从工程的角度出发,提出了使用现场可编程门阵列(FPGA)来实现IRIG-B玛编码和解码的设计方案和体系结构,设计中会涉及到几个不同的时钟频率,FPGA对时钟的同步性具有灵活性、效率高、且功耗低,抗干扰性好的特点.结果表明,FPGA能够确保为从设备提供同源的时钟基准,使时钟与信号的延迟控制在200ns以内,从而得到了IRIG-B码与时间精确同步的效果.
|
| 关 键 词： | IRIG-B码 时间信号 FPGA 同步 |
Implementation of IRIG-B(DC) encoder and decoder design based on FPGA |
| |
| WU Wei,ZHOU Ye,HUANG Zi-giang. Implementation of IRIG-B(DC) encoder and decoder design based on FPGA[J]. Electronic Design Engineering, 2010, 18(12) |
| |
| Authors: | WU Wei ZHOU Ye HUANG Zi-giang |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
