| 基于FPGA的IRIG-B(DC)码产生电路设计 |
| |
| 引用本文： | 雒俊鹏.基于FPGA的IRIG-B(DC)码产生电路设计[J].电子设计工程,2010,18(5). |
| |
| 作者姓名： | 雒俊鹏 |
| |
| 作者单位： | 中国电子科技集团公司,第39研究所,陕西,西安,710065 |
| |
| 摘 要： | 提出了一种IRIG-B(DC)码产生电路的设计方法.采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件.为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息.仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列.
|
| 关 键 词： | IRIG-B(DC)码 FPGA VHDL |
Design of IRIG-B(DC)time code generator circuit based on FPGA |
| |
| LUO Jun-peng.Design of IRIG-B(DC)time code generator circuit based on FPGA[J].Electronic Design Engineering,2010,18(5). |
| |
| Authors: | LUO Jun-peng |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
