| 万兆以太网中64B/66B编解码的硬件实现方法 |
| |
| 引用本文： | 周晴伦,王勇.万兆以太网中64B/66B编解码的硬件实现方法[J].光通信技术,2006,30(2):21-23. |
| |
| 作者姓名： | 周晴伦 王勇 |
| |
| 作者单位： | 桂林电子工业学院,广西,桂林,541004 |
| |
| 基金项目： | 广西新世纪十百千人才工程基金
,
广西教育厅科研项目 |
| |
| 摘 要： | 研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点.该方法使用硬件描述语言Verilog HDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性.不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现.
|
| 关 键 词： | 万兆以太网 64B/66B码 编码 解码 |
| 修稿时间： | 2005年11月1日 |
Hardware implementing method of 64B/66B encoding and decoding for 10-Gigabit Ethernet |
| |
| ZHOU Qing-lun,WANG Yong.Hardware implementing method of 64B/66B encoding and decoding for 10-Gigabit Ethernet[J].Optical Communication Technology,2006,30(2):21-23. |
| |
| Authors: | ZHOU Qing-lun WANG Yong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
