| 基于NIOSⅡ软核的嵌入式信令处理系统实现 |
| |
| 引用本文： | 罗健强,陈向东.基于NIOSⅡ软核的嵌入式信令处理系统实现[J].微电子学与计算机,2007,24(1):193-196. |
| |
| 作者姓名： | 罗健强 陈向东 |
| |
| 作者单位： | 西南交通大学,信息科学与技术学院,四川,成都,610031 |
| |
| 摘 要： | 文章介绍嵌入式通信信令处理系统的设计，充分利用了NiosⅡ软核特性，基于SOPC设计思想．在一块FPGA芯片内实现一个相对独立的佶令处理系统。并结合整个系统的开发过程，介绍此类系统硬件、软件的设计方法和流程。
|
| 关 键 词： | Nios Ⅱ软核 |
| 文章编号： | 1000-7180（2007）01-0193-04 |
| 修稿时间： | 2005-12-29 |
Design of Embedded Information Processor System Based on Nios Ⅱ Soft CPU |
| |
| LUO Jian-qiang,CHEN Xiang-dong.Design of Embedded Information Processor System Based on Nios Ⅱ Soft CPU[J].Microelectronics & Computer,2007,24(1):193-196. |
| |
| Authors: | LUO Jian-qiang CHEN Xiang-dong |
| |
| Abstract: | |
| |
| Keywords: | S0PC UART |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
