用于数字集成电路的(Ga,Al)As/GaAs双极晶体管

利用分子束外延生长制备了(Ga, Al)As/GaAs npn双极晶体管。所设计的外延层结构适用于高速集成电路,所用的基区薄至1000(?),其p=10~(19)cm~(-3)。本文论证了基于选择性腐蚀和铍注入(为了获得平面结构)的制备工艺。讨论了影响晶体管电流增益的各种因素。预计基于这种类型按比例缩小的晶体管的电流型逻辑电路在相应的速度-功率乘积为70fJ时,传播延迟时间为20～25ps(单端扇入和扇出)。